Feature
· Matrix 구조 Group Key 기반 Data Encryption 기술의 하드웨어 설계
·
Integer Matrix 구조의 Group Key와 Integer Matrix 계산으로 기존의 DES나 AES 대비 Security level를 크게 향상
·
고속 Matrix 연산 하드웨어 가속기를 설계하여 기존 기술 대비 더욱 고속의 연산 속도를 제공함
·
고속 Parallel Access를 지원하는 Input Buffer와 Output Buffer 내장
·
다양한 SoC에 연결하기 위한 AXI-4 Bus 지원
·
AXI-4 Slave interface logic 내장
Business Area
Accelerator
Category
Arithmetic & Mathematic > Arithmetic & Logic Unit
Deliverables
· gtech netlist (.v file), Verification testbench, datasheet
Validation Status
· Verilog Block Level Simulation, System level simulation