IP 검색 Category Analog & Mixed Signal(28) Memory Controller & PHY(9) Memory & Logic Library(13) Interface Controller & PHY(22) Processor Solutions(38) Arithmetic & Mathematic IP(3) Peripheral(8) Network-on-Chip (NoC)(0) Multimedia(0) Comumnication(0) Platform Level IP(0) Security IP(1) Other IP(0) Software Development & Debug Tool(3) Other(29) Verification IP(12) Technology 3nm 4nm 5nm 7nm 8nm 10nm 12nm 14nm 16nm 20nm 22nm 28nm 32nm 40nm 45nm 55nm 65nm 90nm 130nm 150nm 180nm 250nm 350nm 500nm FPGA N/A Foundry Others N/A Search IP 전체 제목 내용 검색 전체 132건 현재 페이지 1/33 112G VSR PAM-4 SERDES PHY (차세대지능형반도체사업단) 112Gbps PAM-4 SERDES PHY for VSR (Very Short Reach) Compliant to CEI-112G-VSR standard 2026-02-10 2-tap PU-DFE (Partially-Unrolled Decision Feedback Equalizer) (차세대지능형반도체사업단) ■ 112/224Gbps PAM-4 채널의 Post-cursor ISI를 효과적으로 제거하기 위한 2-tap 비선형 등화기(Non-Linear Equalizer) 유닛. (FFE와 달리 노이즈를 증폭시키지 않는 장점) ■ 2-tap 'Full Loop-Unrolling' 방식 (16-to-1 MUX 필요)의 심각한 Timing-path 문제를 해결하기 위해 'Partially-Unrolled (PU)' 구조를 적용함. ■ PU 구조는 선행하는 6-tap 병렬 FFE를 통해 4개의 심볼 가능성을 2개로 압축, 2-tap DFE를 4-to-1 MUX (1-tap Full-Unrolled와 동일)로 구현 가능하게 하여 타이밍 마진을 확보함. 2026-01-29 28GHz clock system for Chip-to-Chip interface system (차세대지능형반도체사업단) · Chip-to-Chip interface system의 28GHz clock system 2024-08-29 28GHz LC based All-Digital PLL (차세대지능형반도체사업단) · Chip-to-Chip interface system을 지원하는 28GHz LC-ADPLL 2024-08-29 처음으로 이전페이지 1 2 3 4 5 6 7 8 9 10 >다음페이지 마지막으로
