IP 검색 Technology 3nm 4nm 5nm 7nm 8nm 10nm 12nm 14nm 16nm 20nm 22nm 28nm 32nm 40nm 45nm 55nm 65nm 90nm 130nm 150nm 180nm 250nm 350nm 500nm FPGA Foundry Others Search IP 전체 제목 내용 검색 전체 90건 현재 페이지 9/23 DQS buffer (차세대지능형반도체사업단) · Write/read strobe signal 를 위한 buffer 2024-08-29 Driver with crosstalk cancellation (차세대지능형반도체사업단) · HBM의 TX driver IP, crosstalk를 제거함 · 데이터 송신을 위한 회로 2024-08-29 Driver with FFE (feed forward equalization) (차세대지능형반도체사업단) · HBM의 TX driver IP, ISI를 제거함 · 데이터 송신을 위한 회로 2024-08-29 DSPU · The DSPU IP is a depth signal processor that generates a 3-D depth image from a 2-D image. · The output is a 3-D dense depth image aligned with a 2-D RGB image. · The DSPU IP enables to adjust depth quality, such as resolution, framerate, and power modes, by configuration. 2024-07-26 처음으로 이전페이지 4 5 6 7 8 9 10 11 12 13 >다음페이지 마지막으로
![[강연 안내]인공지능 반도체 최고경영자 과정(온라인) 개최](/_files/popupzones/20241024/47c173694ec99557276c2e0f526b9a88.png)
