Feature
· Low-bit 추론 기능 지원
·
• 1/2 bit 기반 추론 기능 지원 (Image Classification)
·
: 1/2-bit Input feature map 및 Weight 입출력 구조
·
: 32-channel 단위 병렬 처리 구조 적용 (Input/output feature map)
·
·
AXI BUS Interface Compatible IP
·
• Multiple DMA 탑재 및 내부 round robin control 기반 DMA 구동 지원
·
• AXI Register 설정 기반 Configuration 변경 구동 기능 지원
Business Area
Accelerator
Category
Processor Solution > AI Processor
Deliverables
· Verilog RTL(encryption), Functional testbench, Contorl register map
Validation Status
· Silicon Proven (‘22.11 fab-out, 2023년 검증)