Feature
· Chip-to-Chip interface system의 data receiving을 위한 clock timing을 제어
·
High-Speed receiver에 적합한 구조인 MMCDR로, DFE로 인한 BER 감소 완화
Business Area
High-Speed SerDes Interface
Validation Status
· Full Simulation
Benefits
· High-Speed receiver에 적합한 구조인 MMCDR로, DFE로 인한 BER 감소 완화
