Feature
· 딥러닝 네트워크 레이어 연산에 사용될 수 있는 RISC-V Vector Extension Subset 지원 가능
·
ISA Subset을 지원할 수 있도록 Functional Unit은 ADD/SUB, MUL, COMP, DIV로 구성되어 있으며 이 외에 GATHER unit 및 Load/Store Unit 포함
·
Vector Register File은 32개로 구성되어 있으며 각 Vector Length는 최대 4096bit까지 지원 가능하며 Lane scalable 함
·
외부 Interface로 AXI4 사용
Category
Processor Solutions > Processor Cores > Other
Benefits
· Vector Length는 최대 4096bit까지 지원