IP 검색 Category Analog & Mixed Signal(28) Memory Controller & PHY(9) Memory & Logic Library(13) Interface Controller & PHY(22) Processor Solutions(38) Arithmetic & Mathematic IP(3) Peripheral(8) Network-on-Chip (NoC)(0) Multimedia(0) Comumnication(0) Platform Level IP(0) Security IP(1) Other IP(0) Software Development & Debug Tool(3) Other(29) Verification IP(12) Technology 3nm 4nm 5nm 7nm 8nm 10nm 12nm 14nm 16nm 20nm 22nm 28nm 32nm 40nm 45nm 55nm 65nm 90nm 130nm 150nm 180nm 250nm 350nm 500nm FPGA N/A Foundry Others N/A Search IP 전체 제목 내용 검색 전체 132건 현재 페이지 17/33 Flexible NPU를 위한 RISC-V Vector Processing Unit (차세대지능형반도체사업단) · 다양한 딥러닝 네트워크에 대한 추론(Inference)이 가능한 RISC-V Vector Extension 기반 NPU를 위한 Vector Processing Unit · NPU의 Subblock IP (Hierarchy 표시) 2024-08-29 FlexNPUSim (차세대지능형반도체사업단) ■ Neural Processor Unit(NPU)와 시스템 간 상호작용을 시뮬레이션하여 다양한 NPU 아키텍처의 성능을 효율적으로 분석하는 성능 시뮬레이터 ■ Deep Neural Network(DNN) 연산을 수행하는 NPU의 다양한 연산 동작을 6~9개의 파라미터(입출력 관계 및 계산 지연시간)로 모델링해 여러 NPU 아키텍처에 대한 성능 분석을 가능하게 하는 시뮬레이터 2026-02-06 Frequency Divider Figure 1 shows the functional block diagram of the frequency divider. It receives two complementary CMOS-level inputs, WCLK and WCLKB. When DIVEN is high, the block generates four-phase quadrature CMOS-level outputs: ICLK, QCLK, IBCLK, and QBCLK. When AFEN is high, a delayed version of ICLK, labeled ICLK_AF, is also provided. VLDO denotes the supply voltage of the block. 2025-06-24 GEMV (차세대지능형반도체사업단) ■ 딥러링 추론(Inference) 시, 행렬-벡터 곱연산기로 선형층(linear, dense, affine) ■ NPU의 Subblock IP 2026-02-06 처음으로 이전페이지 12 13 14 15 16 17 18 19 20 21 >다음페이지 마지막으로
